Defesa de Doutorado – Rodrigo Szpak – 11/11/2021

09/11/2021 21:21
Defesa de Tese de Doutorado
Aluno Rodrigo Szpak
Orientador

Coorientador

Prof. Max Hering de Queiroz, Dr. – DAS/UFSC

Prof. José Eduardo Ribeiro Cury, Dr. – PPGEAS/UFSC

Data

 

11/11/2021  9h  (quinta-feira)

Videoconferência (https://meet.google.com/opp-jtyu-ehg)

 

 

Banca

Prof. Max Hering de Queiroz, Dr. – DAS/UFSC (presidente);

Prof. Marcos Vicente de Brito Moreira, Dr. – COOPE/UFRJ;

Prof. André Bittencourt Leal, Dr. – CCT/UDESC;

Prof. Marcelo Ricardo Stemmer, Dr. – DAS/UFSC;

Prof. Felipe Gomes de Oliveira Cabral, Dr. – DAS/UFSC.

Título Controle Supervisório de Sistemas de Manufatura sob Incertezas de Processamento e Restrições Temporais: Modelagem, Síntese e Implementação
Resumo: Controladores lógicos programáveis (CLPs) são os principais dispositivos utilizados para o controle dos sistemas automatizados na indústria de manufatura. Portanto, a solução de um problema de automação em sistemas de manufatura passa pela obtenção de uma lógica de controle a ser implementada em CLPs. O projeto de uma lógica de controle para sistemas flexíveis com intervenções humanas e requisitos temporais é uma tarefa complexa, que justifica o uso de métodos formais, como a Teoria de Controle Supervisório (TCS) para Sistemas a Eventos Discretos Temporizados (SEDTs). Modelos temporizados permitem resolver problemas mais complexos, porém, ao custo de que os modelos gerados também sejam mais complexos. Esta Tese apresenta um método para modelagem (discretização dos intervalos de tempos contínuos) de sistemas de manufatura com tempos de processamentos incertos e restrições de tempo. Explora, também, a teoria do controle supervisório para sintetizar uma lógica de controle responsivo, que garante segurança e restrições de tempo em sistemas de manufatura, decorrentes da intervenção humana direta e operações variáveis. Apresenta-se, ainda, a abordagem modular para calcular um conjunto de supervisores temporizados que forçam as operações da máquina ou inibem as intervenções humanas, de uma forma não bloqueante e minimamente restritiva. A proposta de uma nova arquitetura para implementação estruturada de supervisores modulares temporizados em CLP, um código compatível com a norma internacional IEC61131-3 e uma análise sobre os problemas relativos à implementação de SEDT em CLP são apresentados. Cabe ressaltar que esses métodos foram aplicados a sistemas de manufatura do mundo real. Analisa-se o impacto da granularidade do período do relógio digital na complexidade dos modelos de síntese, no tamanho do código CLP e na eficiência do sistema em malha fechada. O método de modelagem de SEDT proposto permitiu a discretização de forma minimante conservadora, dos intervalos de tempos contínuos para sistemas de manufatura com tempos de processamentos incertos. Com a utilização da arquitetura temporizada proposta, a implementação do controle modular local temporizado (CMLT) no Sistema Modular de Produção (MPS) resultou em um código estruturado de fácil interpretação, possibilitando a alteração do código (incluindo ou excluindo supervisores e subsistemas), e a implementação na memória do CLP.